北理工團隊論文首次入選RFIC會議
發(fā)布日期：2025-06-22 供稿：集成電路與電子學院 攝影：集成電路與電子學院
編輯：李曉雨 審核：薛正輝 閱讀次數(shù)：
6月15日至17日，國際射頻集成電路研討會（Radio Frequency Integrated Circuits Symposium，RFIC）在美國舊金山召開。RFIC是射頻集成電路領域最高級別會議，是專注于展示射頻、毫米波集成電路最新研究成果的首要論壇。北京理工大學集成電路與電子學院孫厚軍團隊完成的論文入選RFIC，這也是北京理工大學首次在該會議上發(fā)表論文。團隊博士生應嘉之赴美參會，在會上作了Showcase展示和口頭報告，向國際微波/射頻/毫米波集成電路領域的同行展示了北京理工大學的最新研究成果，獲得熱烈反響。
在5G/6G通信及雷達領域的前沿應用中，相控陣技術正展現(xiàn)出巨大潛力。隨著大規(guī)模相控陣系統(tǒng)對芯片集成密度與性能指標的進階需求持續(xù)提升，功率分配/合成網(wǎng)絡正面臨來自物理尺寸優(yōu)化、拓撲復雜度管控等多維度的技術挑戰(zhàn)。針對當前大規(guī)模相控陣集成分配網(wǎng)絡復雜難題，論文提出了一種低成本可擴展架構使得2N元相控陣可快速拓展至2N+2陣，同時該方案可極大降低芯片與PCB加工成本。
低成本可擴展功率分配網(wǎng)絡架構
電路實現(xiàn)層面，當前相控陣系統(tǒng)中普遍使用的威爾金森功分器面臨面積過大和帶寬受限的雙重挑戰(zhàn)。針對該難題，論文提出了多種新型拓撲結構，創(chuàng)新性提出了多階磁耦合自抵消技術，使得功分器在面積減小一半的同時可實現(xiàn)相對隔離帶寬近140%的拓展；電對稱屏蔽結構同時實現(xiàn)各路分支的高隔離度和高幅相一致性。
論文提出的電路結構
基于上述技術，北京理工大學團隊基于65nm CMOS工藝研制了一款功率分配/合成芯片，該芯片針對在C–X頻段下的中頻 （IF）/本振（LO）頻率實現(xiàn)了2分8路的功率分配網(wǎng)絡，核心面積僅 0.069/0.059 mm2，是目前國際上已知歸一化面積最小的功率分配網(wǎng)絡。測試結果顯示相對隔離帶寬為86.3%/82.4%， IF與LO各路串擾隔離度可達63dB，達到國際領先水平。這項研究成果展現(xiàn)出超緊湊尺寸和寬帶寬、高隔離度的特性，為大規(guī)模相控陣系統(tǒng)的設計提供了關鍵技術支撐，對相控陣系統(tǒng)尤其多波束相控陣的集成具有重要意義。
芯片照片與測試結果
該工作以“An Ultra-Compact and Broadband C–X-Band Wilkinson Power Divider/Combiner Using a Folded Two-Section Mechanism in 65-nm Bulk CMOS Technology”為題發(fā)表，第一作者為2022級博士生應嘉之，通訊作者為朱凱強博士后。
分享到：